PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-126489

TOMITA NAOTO

(43)Date of publication of application: 11.05.1999

(51)Int.CI.

G11C 16/02

(21)Application number: 09-288651 (22)Date of filing:

21.10.1997

(71)Applicant: TOSHIBA CORP


(72)Inventor: MIYAGAWA TADASHI OTSUKA NOBUAKI

(54) SEMICONDUCTOR MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent the voltage for reading memory data from being impressed continuously on the drain of a cell transistor for fuse element, to prevent electric characteristics from being changed with time, and to control memory data so as not to be changed as compared with the starting time of use when an EEPROM cell is used as a fuse element for storing function control data.

SOLUTION: Flash EEPROM is provided with a MOS transistor group 30a which have a double gate structure laminated with a floating gate and a control gate that are used as a fuse element for storing function controlling data and a sequence control circuit 30b which pre-charges the drain of a MOS transistor for fuse element on receiving a specified control signal, reads out data from the MOS transistor for fuse element after pre-charge finishes and is controlled so that the read data is



latched.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-126489 (43)公開日 平成11年(1999) 5月11日

(51) Int.Cl.* G 1 1 C 16/02

数加記号

FI C11C 17/00

601P 613

審査請求 未請求 請求項の数9 OL (全 14 頁)


(21)出顧番号	特顧平9-288651	(71) 出職人	000003078
			株式会社東芝
(22)出版日	平成9年(1997)10月21日		神奈川県川崎市幸区堀川町72番地
		(72)発明者	宮川 正
		ĺ	神奈川県川崎市幸区堀川町580番1号 株
			式会社東芝半導体システム技術センター内
		(72)発明者	大塚 伸朗
			神奈川県川崎市幸区堀川町580番1号 株
			式会社東芝半導体システム技術センター内
		(72) 発明者	
		0.07271	神奈川県川崎市幸区堀川町580番1号 株
			式会社東芝半導体システム技術センター内
		(7.4) (Ivan I	
		(74)代理人	弁理士 鈴江 武彦 (外6名)

(54) 【発明の名称】 半導体配憶装置

(57)【要約】

【課題】機能制削データ記憶用のヒューズ条子としてE EPROMセルを使用する際に、記憶データを読み出す ための電圧がヒューズ素子用セルトランジスタのドレイ ンに印加され続けることを防止し、その電気的特性の経 時変化を防止し、使用開始の加期と比べて記憶データが 変化しないように創飾する。

【解決手段】フラッシュEEPROMにおいて、機能制 卵データ記憶用のヒューズ素子として使用される浮遊ゲートおよび制御ゲートが積層された二層ゲート構造を有 するMOSトランジスク群30aと、所定の制御信号を 受けてヒューズ素子用のMOSトランジスクのドレイン をブリチャージし、プリチャーシの終了後によーズ素 子用のMOSトランジスクからデータを読み出し、次い で、読み出したデータをラッチするように制御するシー ケンス制御回路30bとを具備する。



【特許請求の範囲】

【請求項1】 機能制御データ記憶用のヒューズ素子と して使用される浮遊ゲートおよび制御ゲートが積層され た二層ゲート構造を有するMOSトランジスタと

所定の制御信号を受けて前記しューズ素・肝のMOSト ランジスタのドレインをアリチャージし、前記プリチャ ージの核 了後に前記MOSトランジスタからデータを読 み出し、次いで、前記記み出したデータをラッチするよ うに制御するシーケンス制御回路とを具備することを特 後とする半導体記憶装置。

【請求項2】 請求項1記載の半導体記憶装置において、

前記シーケンス制御同路は

前記ヒューズ素子用のMOSトランジスタのドレインを

所定のタイミングで所定時間プリチャージするプリチャ ージ回路と、

前記MOSトランジスタの記憶データを所定のタイミングで読み出す読み出し回路と、

前記読み出し回路により読み出されたデータをラッチす るラッチ回路と、

前記プリチャージ回路を駆動するためのプリチャージ信 号、前記読み出し回路を駆動するための読み出し制御信 号、前記ラッチ回路を駆動するためのラッチ信号を順次 生成するヒューズ制御回路とを具備することを特徴とす る半導体記憶装置。

【請求項3】 請求項2記載の半導体記憶装置において

前記ヒューズ素子用のMOSトランジスタおよびこれに 対応する前記プリチャージ回路、読み出し回路、ラッチ 回路 ヒューズ制御回路はそれぞれ複数存在し

外部信号のロジックに応じて前記複数のヒューズ制御回 路を選択制御するためのヒューズ選択信号を生成するヒューズ選択信号を生成するヒューズ選択回路と

前記複数のヒューズ制御回路に共通に1個設けられており、前記所定の制御信号を受けて動作してラッチトリガ (前記所定の制御信号を受けて動作してラッチトリガ (前記所定の制御信号を受けて、制御回路に共通に供給するヒューズラッチトリガ回路とを具備し、

前記ヒューズ選択信号により選択されたヒューズ制御回 路は前記ラッチトリガ信号を受けて前記プリチャージ信 号があ出し制御信号、ラッチ信号を生成することを特 衛とする半速体記憶必管。

【請求項4】 請求項3記載の半導体記憶装置において、

さらに、電源投入時にパワーオンリセット信号を生成す あパワーオンリセット国路と、前記複数のヒューズ素子 用のMのSトランジスタのうちでデータの書き替えが行 われた一部のMOSトランジスタに対してベリファイ読 み出しを行うためのベリファイ回路とを具備し、前記パ レーオリセット信号およびベリファイ終了信号を前記 ヒューズラッチトリガ国際に制御信号として入力するこ とを特徴とする半導体記憶装置.

【請求項5】 請求項4記載の半導体記憶装置において、

前記セユーズ選択回路は、電源投入時には前記権数のと ューズ制御回路の全てを選択し、前記一部のヒューズ奏 开用のMOSトランジスタのデータの書き巻、投は前記 複数のヒューズ制御回路のうちの対応する一部を選択制 御するためのヒューズ選択信号を生成することを特徴と な糸準成比甲を接着。

【請求項6】 請求項3乃至5のいずれか1項に記載の 半導体記憶装置において、

前記とエーズラッチトリガ回路は、前記パワーオンリセ ット回路から入力するパワーオンリセット信号の立ち下 がりをトリガとして前記ラッチトリガ信号を発生し、少 なくとも前記ラッチトリガ信号の期間は前記パワーオン リセット信号入力を受け付けないように割削する入力制 前回路を有することを特徴とよる半減低に押さる人力制 前回路を有することを特徴とよる半減低に増加

【請求項7】 請求項3乃至5のいずれか1項に記載の 半導体記憶装置において、

前記とユーズラッチトリガ回路は、前記パワーオンリセ ット回路から入力するパワーオンリセット信号の立ち下 がりをトリガとして一定幅の小北ス信号を発生し、前記 パルス信号の期間は前記パワーオンリセット信号入力を 受け付けないように削削するパルス発生回路を有するこ とを特徴とする半導体計機能力

【請求項8】 請求項1乃至7のいずれか1項に記載の 半導体記憶装置において、

前記シーケンス制御回路は、前記ヒューズ素子用のMO Sトランジスタに対する書込み時にそのドレインに書込 トランジスタに対する書込み電流を供給する書込み回路をさ らに具備することを特徴とする半薄味記憶装置。

【請求項9】 請求項1乃至8のいずれか1項に記載の 半導体記憶装置において、

前記ヒューズ素子用のMOSトランジスタは、そのデー タが読み出されてラッチされた後に、そのドレインが電 位的に浮遊状態に制御されることを特徴とする半導体記 惨速震。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体記憶装置に 係り、特に電気的消去・再書込み可能な不博学性半導体 エモリセル(尼EPROMセル)を例えば振端側デー 夕の記憶素子として用いたヒューズ回路から記憶データ を読み出す制御回路に関するものであり、例えばフラッ シェEEPROMのような一括消去型の半導体メモリに 使用される。

[0002]

【従来の技術】EEPROMは、電源を切っても不揮発性セルのデータが消えない等の利点があり、近年大幅に 需要が増大している。特に、1トランジスタでメモリセ ルが構成された一括消去可能なフラッシュ型のEEPR OM(フラッシュメモリ)は、大容量の磁気ディスクの 代替等の用途が期待されている。

【0003】従来のフラッシュメモリにおいて、セルア レイで使用されているメモリセルは、ゲート絶縁限中に 電荷蓄積層として形成された浮遊ゲート電極かまが削御 ゲート電極が積層された二層ゲート構造を有するNMO S型の電帯効果トランジスタ(セルトランジスタ)から なる。

【004】 このようなフラッシュメモリにおいて、例 えば冗具機能、トリミング機能、データ書き換えがに (ライトプロテクト)を定と制御するための冗具機能制 脚データ、トリミング機能制制データ、データ書き換え 防止(ライトプロテクト)制御データなどの記憶素子 (ヒューズ素子)として、前記セルトランジスタと同一工程で同様の構造に形成されたROMセルを用いる場合 がある。

【0005】なお、前記元長機能制御データは、最近の 大容量化しているフラッシュメモリにおいて、正規メモ リセルプレイの不良セルを投消して製造歩骨りを向上さ せるために採用されている冗長回路の罷検アドレス(正 規のメモリセルアレイの不良アドレス)を表わすデータ である。

【0006】また、前記トリミング機能制御データは、 単一電源を使用するフラッシュメモリにおいて、書込み 電圧、消去電圧などの基準となる基準電圧値を生成する ために採用されているトリミング回路を調整するための データである。

【0007】また、前記ライトプロテクト制御データ は、メモリセルアレイをブロックに分割した構成を採用 するフラッシュメモリにおいて、指定したブロックのデ ータ書き換えを禁止制御するためのデータである。

[0008]

【発明が解決しようとする課題】しかし、前記したよう に従来の半再体配徳装置において機能制御データ記憶用 のヒューズ素子として使用されるROMセルは、記憶デ ータを読み出すための電圧がヒューズ素子用ROMセル のドレインに印取され続けると、その電気が特性の経時 変化(浮遊ゲートの電荷量の変化)を引き起こし、使用 開始の初期と比べて記憶データが変化するおそれが生じ るという問題があった。

【〇〇〇〇】本発明は上記の事情に鑑みて次されたもの 市あり、機能制即データ記憶用のヒューズ業子としてE EPROMセルを使用する際に、記憶データを読み出す ための配圧がヒューズ業子用ROMセルのドレインに印 加され続けることを防止し、その電気的特性の経時変化 (浮遊ゲートの電荷置の変化)を防止し、使用開始の初 期と比べて記憶データが変化しない制御することがで き、性能、信頼性を向上し得る半導体記憶装置を提供す ることを目的とするものである。 [0010]

【課題を解決するための手段】第1の発明の半導体記憶 装置は、機能制御データ記憶用のヒューズ素子として使 用される浮遊ゲートおよび制御ゲートが積層された二層 ゲート構造を有するMOSトランジスタと、所定の制御 信号を受けて前記ヒューズ素子用のMOSトランジスタ のドレインをプリチャージ」。 前記プリチャージの終了 後に前記MOSトランジスタからデータを読み出し、次 いで、前記読み出したデータをラッチするように制御す るシーケンス制御回路とを具備することを特徴とする。 【0011】第2の発明の半導体記憶装置は、第1の発 明の半導体記憶装置において、前記シーケンス制御回路 は、前記ヒューズ素子用のMOSトランジスタのドレイ ンを所定のタイミングで所定時間プリチャージするプリ チャージ回路と、前記MOSトランジスタの記憶データ を所定のタイミングで読み出す読み出し回路と、前記読 み出し回路により読み出されたデータをラッチするラッ チ回路と、前記プリチャージ回路を駆動するためのプリ チャージ信号、前記読み出し回路を駆動するための読み 出し制御信号、前記ラッチ回路を駆動するためのラッチ 信号を生成するヒューズ制御回路とを具備することを特 徴とする.

[0012]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。図1は、本発明の第1の実施の形態に係るNのR型フラッシュEEPROMの全体構成を概略的に示すプロック回路図である。

【0013】本実施例のフラッシュEEPROMは、外 部電源から供給される読み出し動作用の電圧を昇圧して 書込み、消去用の電圧を生成する昇圧回路を内蔵した単 一渡方式のものである。

[0014] そして、デーク書込みの対象となるセルア レイ領域のメモリセルを指定して自動的に書込む自動書 込み機能、データ消去の対象となるセルアレイ領域の複 数のブロックをブロック単位としてブロック毎にシリア ルに指定して自動的に消去させる自動消去機能を有す。 ***

【0015】また、セルアレイの例えば不長行を予備行 に置機して軟済するようにした不良セル教済機能を有す る。図1において、メモリセルアレイ10は、それぞれ 浮遊ゲートと制御ゲートを有するNチャネルのMOSF ピアからなるメモリセル(セルトランジスタ)が、例え ばNOR型セルを構成し、全体として行列状に配列され でなり、ロウ方向に n 個のプロックBK 0 一 BK n に分 別されている。

【0016】11はアドレス入力端子を介して例えば1 8ビットのアドレス信号A0〜A17が外部から入力す るアドレスバッファである。12は前記アドレスバッフ ァ11からのアドレス信号 (内部アドレス信号) をデコ ードするためのブリデコーダである。 【0017】13は前記プリデコーダ12からのロウア ドレス信号をデコードしてメモリセルアレイ10のロウ 選択を行うためのロウデコーダであり、デコード出力に 応じてワード線に所定の電圧を供給するワード線ドライ パを有する。

【0018】14は前記プリデコーダ12からのカラム アドレス信号をデコードするカラムデコーダである。1 5は前記カラムデコーダ14のデコード出力により制御 され、前記メモリセルアレイ10のカラム選択を行うた めのカラムゲートであり、ビット線に所定の電圧を供給 するビット線ドライバを有する。

【0019】16は前記カラムゲート15に接続されたセンスアンアであり、メモリセルからの読み出し情報をセンス増加と出力する。17は上記センスアンア16に接続されて、出力回路(1/〇パッファ)であり、入出力端子との間で何えば16ビットの入出力データ)BKのフース線選択を行うためのソースデコーゲであり、デコード出力に応じてソース線に所定の電圧を供給するソース線ドライバを有する。

【0020】20は書込み動作に必要な高電圧を前記力 ラムゲート15のビット線ドライバを介してビット線に 供給するためのビット線昇圧四路である。21は書込み 動作や消天動作に必要な高電圧を前記ワード線およびツー ス線に印加するために前記ロウデコーダ13のワード 線ドライバおよびソースデコーダ18のソース線ドライ バに供給するためのワード線・ソース線昇圧回路であった。

【0021】22はEEPROM内部の各部の動作を制 **御するため**の制御回路であり、チップイネーブ (/C E) 入力端子、アウトアットイネーブ (/OE) 入力端 ス・ライトイネーブ (/WE) 入力端子に接続されてい る。

【0022】23はアドレス発生用のアドレスカウンタ であり、自動書込みあるいは自動消去に際して、対象と なるプロックおよびメモリセルのアドレスを指定するた めのアドレスを生成する。

【0023】24は選択回路であり、通常動作時には前 記アドレスバッファ11からのアドレス信号を選択して 前記プリデューダ12に供給し、自動書込み時あるいは 自動所去時には、前記アドレスカウンタ23から出力す るアドレス信号を選択して前記プリデコーダ12に供給 するものである。

【0024】25は前記アドレスバッファ11からのアドレス信号および入出力回路17を経た入力信号の組み合わせによるコマンド信号を解読して各種の制御信号を出力するコマンド回路である。

【0025】26はメモリセルアレイ10に対する書込 みあるいは消去の回数をカウントするために設けられた サイクルカウンタである。27はタイマー回路である。 28は前記自動書込み機能、自動消去機能および不良セル救済御機能を実現するためのシーケンス動作を制御するためのに構成されたPLA (プログラマブル・ロジック・アレイ)である。

【0026】上記PLA28は、前記コマンド回路2 5、サイクルカウンタ26、タイマー回路27の名出力 および前記センスアンプ16からの信号が与えられ、P LAコード信号を出力して前記ピット線昇圧回路20、 ワード線・ソース線昇圧回路21、選択回路24、アド レスカウンタ23、サイクルカウンタ26およびタイマー回路27で挟拾する。

【0027】なお、EEPROMの製造段階における検査工程で発見された不良セルを検済して製造が留りを向 とせるために元長国路が設けられている。この元長回 路は、図示しないが、数行分の冗長用メモリセル(子備 メモリセル、リゲンジンーセル)、子備コウデコーダ およい置接触側回路などをサする。

【0028】前記予備ロウデコーダには、前記メモリセルアレイ10中に数行以下の不良行が存在した場合にこれらの不良行のアドレスを不揮発性的に記憶しておくための不良アドレス記憶回路(図示せず)が数個設けられている。

【○○29】前記冗長回路の置換制即回路は、書込み特性または消去特性が劣化したメモリセルに代えて冗長用のメモリセルを選択する状態に設定する(特性が劣化したセルを冗長用のセルに置換する)ように制御する機能を備えていてもよい。

【0030】30は本発卵の特徴部分に係るヒューズデータ制御回路するのこのヒューズデータ制御回路するのは、後で関う乃至図10を参照しながら詳細に説明するが、機能卵例データ記憶用のヒューズ素子として使用され、セルトランジスタと同一工程で同様の構造に形成された浮遊ゲートおよび制御ゲートが積層された二層ゲート構造を有するMOSトランジスタ群30aと、所定の制御信号を受けて前記ヒューズ素子用のMOSトランジスタのドレインをプリチャージし、前記プリチャージの終了後に前記MOSトランジスタからデータを読み出し、次いで、前記読み出したデータをラッチするように制御するシーケンス制御回路30bとを具備する。

【0031】図2は、図1中のヒューズデータ制御回路 30を示すブロック図である。図2において、31i (i=1~4)はそれぞれ機能制御データを記憶するためのヒューズ素子(二層ゲート構造を有するMOSトランジスタ)を有するヒューズ回路である。

【00321 ここで、リダングンシー用のヒューズ回路 311は、冗長回路の置機アドレス (正規のメモリセル アレイの不食アドレス) を表わす冗長機能制御データを 記憶している。トリミング用のヒューズ回路312は、 書込み電圧、消去電圧などの基準となる基準電圧値を生 なするかかに採用されているトリミング回路を加勢する ためのトリミング機能制御データを記憶している。プロ テクト用のヒューズ回路313は、指定したプロックの データ書き娘えを禁止剥削するためのライトプロテクト データを記憶している。テスト禁止用のヒューズ回路3 14は、ユーザーによるメモリテストを禁止指定するた めのテスト禁ーでよるアモリテストを禁止指定するた

【0033】ヒューズ制御回路32i(i=1~4)は、後述するヒューズ維打回路33から供給されるヒューズ維打回路53から供給されるヒューズ連択の時か5、TRIMS・DRUTS・TESTECは、リ対応して駆動制御され、後述するヒューズラッチトリガ回路36から供給されるプリチャージ信号PCDR、リードトリガ信号FSDRATまとび誘み出し、開ニ~4)のデータ流み出し、ラッチ動作に必要玄制即信号をとしてプリチン学の学行のと、パイテス電子BJRS1

 $(i=1\sim4)$ 、読み出し制御用の制御ゲート駆動信号 FMLi $(i=1\sim4)$ 、ラッチ信号LATi $(i=1\sim4)$ を出力する。

【0034】ヒューズ選択回路33は、外部信号(本例では、X8、X9、X10)および内部信号呼和で受け、外部信号のロジック(組み合わせ)に応じて、ヒューズラッチトリガ回路36を制御するための制御信号で5ELB、前記ヒューズ制御回路321~324を対応して制御するためのヒューズ選択信号和FS、TRIMFS、FROFFS、TESTFSを年載する。

【0035】この場合、電源投入時には全てのヒューズ 制御回路321を選択し、一部のヒューズ回路のデータ 書き換え後には対応する一部のヒューズ制御回路を選択 するようにヒューズ選択信号を生成する。

【0036】これにより、電源投入時に選択される全て のヒューズ制御回路321は対応する各ヒューズ回路3 11の読み出しデータのラッチ動作を制御し、データ書 き換え後に選択される一部のヒューズ制御回路に対応す る一部のヒューズ回路の読み出しデータのラッチ動作を 制御する動作が可能になっている。

【0037】パワーオンリセット回路34は、電源投入 時にパワーオンリセット信号FON を生成するものであ る。ベリファイ回路35は、電源投入時に一部のヒュー ズデータを書き換えた後、ヒューズデータを再ラッチす るための制御信号FLSTを出力するものである。

【0038】ヒューズラッチトリガ回路36は、前記と ュース制御回路321に共建し信限分られており、前 記ヒューズ選択回路33から供給される制御信号FSELB に応じて前記パワーオンリセット回路34の出力信号FD あるいはペリファイ回路35の出力信号FDで受けて 動作し、前記ヒューズ制御回路321にアリチャージ信 号PDBに、リードトリガ信号ETARTおよび読み出し制御信 号PERDを発格するものである。

【0039】図3は、図2の回路の電源投入時における ヒューズ回路31iのヒューズデータ (Fuse "0"、Fu se"1") の読み出し、ラッチ制御動作の一例に係る主 要信号のタイミング被形を示す。この動作時には、ベリ ファイ回路35の出力信号FLSTは"L"レベルのまま固 定である。

【0040】電源投入時にパワーオンリセット回路34 からパワーオンリセット信号PCN が発生すると、ヒュー ズラッチトリガ回路36は、パワーオンリセット信号PO N の接線(立ち下がり)を受けて一定時間"H"レベル になるアリチャージ信号PCHGをヒューズ制御回路32i に出力する。

【0041】さらに、ヒューズラッチトリガ回路36は、前記プリチャーン信号PCROの接線(立ち下がり)を受けて"H"レベルになるリードトリガ信号RSTARTおよび読み出し制御信号READをヒューズ制御回路32iに出力する。

【0042】選択された全てのヒューズ制即回路321 では、ヒューズラッチトリが回路36からの信号を受け て前記ヒューズ回路311の動作制御用のプリチャージ 信号PCHCBi、バイアス電圧BINSi、読み出し制御用の刺 御ゲート駅動信号中は、ラッナ信号と加订を出力し、対応 するヒューズ回路311に保給する。

【0043】名セューズ回路31iは、プリチャージ店 PPCICIGE1入力が"L"レベルになるとヒューズ素子用M OSトラシジスタのドレインをプリチャージし、プリチャージの終了後に制御ゲート駆動信号FALiが"H"レベルになるとヒューズ素子用MOSトランジスタのデータ を読み出し、次いで、ラッチ信号LATiが"H"レベルに なると読み出しデータのラッチを行う。

【0044】前記ヒューズ条子用MOSトランジスタの 記憶データが"1"の場合(つまり、ヒューズ案子に電 流が流れる場合)には前記該み出しデータが"L"レベ ルになり、前記ヒューズ案子用MOSトランジスタの記 憶データが"0"の場合(つまり、ヒューズ案子に電流 が流れない場合)には、前記読み出しデータが"H"レ ベルになる。

【0045〕これにより、ヒューズ素子用MOSトランジスタからの配徳データの読み出しは電源投入時にのみ 行われ、ヒューズ素子用MOSトランジスタのドレイン に対する電圧ストレスの印加期間を短縮してストレスを 軽減できるので、その特性の変化による誤ったデータの 誘み出しを断することが可能になる。

【0046】図4は、図2の回路の一部のヒューズ回路 に対するヒューズデータ (Fuse "0"、Fuse "1")の 書込み、消去後におけるヒューズデータのベリファイ就 み出し、ラッチ制御動作の一例に係る主要信号のタイミ ング波形を示す。

【0047】このヒューズデータの書込み、消去後における制御動作は、図3を参照して前述した電源投入時における制御動作と比べて、データ読み出してッチ制御動作を開始する信号として、パワーオンリセット信号70

N ではなくベリファイ回路の出力高号FLSTが入力する 点、さらにヒューズ選択回路 3 3 に入力するFBG1 78 X 3 X 10 のロジックにより選択されたヒューズのみがラ ッチ (再ラッチ) する点が異なり、その他は同じであ る。この動作時には、パワーオンリセット信号PUNは "L"レベルのまま固定であ

【0048】即ち、図3および図4を参照して説明した 動作から分かるように、前記ヒューズラッチトリガ回路 36、ヒューズ選択回路33、ヒューズ側側回路321 およびヒューズ回路31ハウアリチャージ・読み出し制 御・ラッチ回路部は、パワーオンリセット回路34ある いはベリファイ回路35から所定の制御信号PONあるい は下は5で受け、プリチャージ係等PORは81により前記ヒュ ーズ表子用のMOSトランジスタのドレインをアリチャージし、前記プリチャージの終了後に読み出し制御信号 PMLiにより前記MOSトランジスタのドレインをアリチャー し、次いで、前記読MOSトランジスタからデータを読み出 し、次いで、前記読みに制御するシーケンス制御回路(図 1中の30)を形成している。

【0049】このシーケンス制制印路は、プリチャージ 信号PCHGBI、読み出し制御信号PnLIのタイミング、時間 幅 保敷期間)を制御するために後述するように遅延回 路を具備しており、また、前記プリチャージ信号PCHGB i、読み出し制御信号PnLIが前記パワーオンリセット信 号PON の影響を排除するために後述するようにラッチ回 路を具備している。

【0050】以下、図2中の各回路31i~36について図5万至図10を参照して詳細に説明する。図5(a)は、図2中のヒューズ選択回路33の一例を示す回路図である。

【0051】このヒューズ選択回路33は、外部信号 (本例では、X8、X9、X10)および内部信号内印で受 け、外部信号のロジック、(組み合わせ)に応じて、ヒュ ーズラッチトリガ回路36を制御するための制御信号REB、ヒューズ制制回路321を制御するためのヒュ 一ズ選択信号FDS、TRIMES、PROFS、TESTES、ノマルモ ード信号ML を後述するように生成するように、インバ ー夕回路51群、ノア回路52群、ナンド回路53群に り負強料理能を表している。

【0052】このヒューズ選択回路は、図5(b)に示 すように、ノーマルモードでは、ノーマルモード信号M L、ヒューズラッチトリガ制御信号FSELB がそれぞれ "H"レベルになる。

【0053】テストモードでは、ノーマルモード信号別 し、ヒューズラッチトリが制御信号PSBLB がそれぞれ "し"レベルになり、リグングンシー用のヒューズ回路 311に対応するヒューズ制御回路321を選択するためのヒューズ選択信号のFS、トリミング用のヒューズ選択する 8312に対応するヒューズ制御回路322を選択する ためのヒューズ選択信号FRIPS、プロテクト用のヒュー ズ回路313に対応するヒューズ制御回路323を選択 するためのヒューズ選択信号PROTFS、テスト禁止用のヒ ューズ回路314に対応するヒューズ制御回路324を 選択するためのヒューズ選択信号TESTFSが択一的に "H"レベルになる。

【0054】また、内部信号PROTが"H"レベルの時に は、プロテクト用のヒューズ回路313に対応するヒュ ーズ制御回路323を選択するためのヒューズ選択信号 PROTESが"H"レベルになる。

【0055】これにより、ノーマルモードでは、ヒュー ズラッチトリガ回路36がパワーオンリセット環外 受け、全てのヒューズ制御間路321が選択態にな る。これに対して、テストモードでは、ヒューズ制御回 路321の一部を選択して製品出荷前に製造者側で書込 み、読み出しを行うことが可能である。

【0056】また、ライトプロテクトデータ記憶用のヒューズ回路313は製品の仕様上の機能を規定するものであり、テストモードで選択可能であるだけでなく、内部信号PROTが"H"レベルの時にも選択可能になっている。

【0057】なお、前記外部信号×8、×9、×10 および前 記内部信号×80が全て"L"レベルの時には、前記ヒュ ーズ制御回路32iは全て非選択状態になる。図6は、 図2中のヒューズラッチトリガ回路36の一例を示す回 路図である。

【0058】このヒューズラッチトリガ回路36は、ヒューズ選択回路33からの制御信号PSELE、パワーオン リセット回路34からのパワーオンリセット信号PONまたはベリファイ回路35からのベリファイ終了信号FLST を受け、ブリチャージ信号PCIR、読み出し信号EREADおよびラッチ終了信号ENDを後述のように出力するように インバーク回路61群、プフ回路62群、MMOSトランジスタ63群、遅延回路64群により論理構成されて

【0059】図7(a)は、図2中のヒューズ制御回路 32iの一例を示す回路図である。このヒューズ制御回 路は、ヒューズ選択回路33からノーマルモード信号州 L、ヒューズ選択回路36からプリチャージ信 号PCBG3よび読み出し信号READを受けて、対応するヒュ - ズ回路31iで必要なアリチャージ信号PCBGi、バイ アス電圧DLGi、読み出し制御信号FMLiおよびラッチ信 号LATiを検述のように生成するように、インバータ回路 71i、ナンド回路721、遅延回路731、ノア回路 74iなどより診理構成されている。

【0060】なお、入力ノードAには、図7(b)に示すように、対応するヒューズ制御回路32iに応じて前 記ヒューズ選択信号RDFS、TRIMFS、PROTFS、TESTFSが入 力される。

【0061】即ち、図7のヒューズ制御回路32iは、 前記入力ノードAにヒューズ選択回路33から入力され

るヒューズ選択信号RDFS、TRIMFS、PROTFS、TESTFSのい ずれか1つを反転させる第1のインバータ回路711 と、ヒューズ選択回路33から入力されるノーマル信号 NML を反転させる第2のインバータ回路712と、前記 第1のインバータ回路711の出力および第2のインバ 一夕回路712の出力が入力する第1のナンド回路72 1と、前記第1のナンド回路721の出力お上び前記と ューズラッチトリガ回路36から入力するプリチャージ 信号PCHGが入力する第2のナンド回路722と、第2の ナンド回路722の出力を反転させる第3のインバータ 回路713と、第3のインバータ回路713の出力を反 転させてプリチャージ信号PCHGBiを出力する第4のイン バータ回路714と、第3のインバータ回路713の出 力を遅延させる遅延回路 (delay5) 731と、前記第1 のナンド回路721の出力および前記とューズラッチト リガ回路36から入力する読み出し信号READが入力する 第3のナンド回路723と、第3のナンド回路723の 出力を反転させる第5のインバータ回路715と、前記 第3のインバータ回路713の出力、第1の遅延回路7 31の出力および第5のインバータ回路715の出力が 入力する第1のノア回路741と、第5のインバータ回 路715の出力を遅延させる遅延回路 (delay6) 732 と、第1のノア回路741の出力を反転させる第6のイ ンバータ回路716と、第6のインバータ回路716の 出力を反転させてラッチ信号LATiを出力する第7のイン バータ回路717と、第6のインバータ回路716の出 カおよび第2の遅延回路732の出力が入力する第2の ノア回路742と、第2のノア回路742の出力に応じ てバイアス電圧BIASi を出力するバイアス生成回路75 と、第2の遅延回路732の出力を反転させる第8のイ ンバータ回路718と、第8のインバータ回路718の 出力をラッチするラッチ回路76と、前記ラッチ回路7 6の出力を反転して読み出し制御信号FWLiを出力する第 9のインバータ回路719とを具備する。

【0062】図7の構成のヒューズ制御回路において、 鑑潔投入時にはヒューズ選択回路33から入力されるノ ーマルモード信号時間が"H"レベルになり、全てのヒ ューズ制御回路321~324が好応するヒューズ回路 311~314の全てからデータを読み出してラッチする

【0063】これに対して、一緒のヒューズ回路に対す 書き替え後には、選択された一部のヒューズ制御回路 は、入力ノードAが"H"レベル、ヒューズ避択回路3 3から入力されるノーマルモード信号MLが"L"レベ ルになるので、対応する一部のヒューズ回路のみからデ ータを読み出してラッチする。

【0064】図8は、図2中の各ヒューズ回路31iの 一例を示す回路図である。このヒューズ回路は、機能制 脚データ記憶用のヒューズ素子として使用された二層ゲ ート構造を有するMOSトランジスタQfuseと、前配ヒ ューズ案子用のMOSトランジスタQ(Ivacに対する書込 本版にのドレインに書込み電圧Vpp (昇圧回路の出力 電圧、例えば8V)ノードから書込み電流を供給する書 込み回路81と、前記MOSトランジスタQ(Ivasのドレ リチャージ回路82と、前記MOSトランジスタQ(Ivas の記憶データを所定のタイミングで読み出す読み出し回 路83と、前記読み出し回路83と、前記ラッチ回路 4の出りを反転して読み出しデータとして出力するイン パータ回路85とを具備する

【0065】前記ヒューズ素子用のMOSトランジスタ Qfuseは、そのソースが接地ノードに接続されており、 そのゲートに前記ヒューズ選択四路33から入力する制 街ゲート駆動信号呼航が印加される。

【0066】ここで、記載していないが、MOSトランジスタQfuseのソースを、接地ノードではなく、例えば 消去電圧回路に接続し、Fuseデータを消去可能にすることもできる。

【0067】前記書込み回路81は、Vpp ノードと接地 ノードとの間に直列に接続された第1~第3のNMOS トランジスタ811~813からなる。そして、前記第 1のNMOSトランジスタ811のゲートには、外部信 号(アドレス信号など)をデードした高電圧得引が 印加される。また、前記第2のNMOSトランジスタ8 12のゲートには、流込み時にヒューズ素子用のMOS トランジスタQfuseのドレイン塩圧を例とばらい、に設定さ するためにバイアス用の定理圧(例えばらい)に設定さ なた内部電源電圧PROG がゲートに印加される。また、 前記性 ユーズラッチトリグ回路36からラッチ終了信号 FDD が印加市される。

【0068】前記プリチャージ回路82は、Vcc ノード (外部電源) にソースが接続されたプリチャージ用のP MOSトランジスのはなり、そのゲートに前記ヒュー ズラッチトリガ回路36からプリチャージ信号PCHGBIが 印加される。

【0069】 舗記読み出し回路83は、前記ワリチャージ用のPMのSトランジスタ82のドレインと前記しューズ素子用のMのSトランジスタ82のドレインとの間に接続されたバイアス用のNMのSトランジスタ83を有する。このバイアス用のNMのSトランジスタ83は、データ読み出し時におけるヒューズ素子用のMのSトランジスタ(fusonドレイン電位を1) 代限度に設定するためのものであり、そのゲートに前記ヒューズラッチトリガ回路36から例えば2Vのバイアス電圧BIASIが町加合れる。

【0070】前記ラッチ回路84は、前記プリチャージ 用のPMOSトランジスタ82のドレインとバイアス用 のNMOSトランジスタ83のドレインとの接続ノード に入力端が接続されており、前記ヒューズラッチトリガ 回路36から入力するラッチ信号LATiにより駆動され ェ

【0071】なお、前記制御ゲート駆動信号中山」は、一 定時間 "H"レベルになった後(ラッチ終了後)には "L"レベルになり、ラッチ終了後には前記ラッチ終了 信号BND が一定時間 "H"レベルになる。後って、ヒュ ーズ素子用のMOSトランジスタQfuseのドレインは、 データが読み出されてラッチされた後は電位的に浮遊状 態になる。

【0072】ところで、図3を参照して前述した動作 は、パワーオンリセット回路34の出力信号 (パワーオ ンリセット信号PON) が一定福以上の一発パルスとして 発生した場合を説明した。

【0073】しかし、電源投入時の電源電圧Vcc の立ち 上がりは数以 s 〜 なっ時間を要し、電源電圧Vcc のレ へいがし S 1 内部の電圧検知回路の検知基準レベルの付 近で微妙に揺れると、パワーオンリセット回路34が発 振するおそれがあり、電源投入時にパワーオンリセット 信号PON が一旦立ち上がってから低下した後にパレス状 のノイズが乗るおそれがある。

【0074】図9は、図2の回路において電源投入時に パワーオンリセット信号でNが一旦立ち上がってから低 下した後にパルス状のノイズが乗った場合のヒューズデ ータの読み出し、ラッチ制御動作の一例を示すタイミン グ波形図である。

【0075】この場合、パワーオンリセット信号PNNの 立ち下がりを受けてしュースデータの読み出し・ラッチ 制御動作を開始した直後、ラッチ動作が終了する前に前 記パルス状のノイズが発生すると、ラッチ制御動作を正 常に行うことが不可能になる。

【0076】図10は、上記したような電源投入時におけるノイズによるヒューズデータのラッチの誤動作を防 止するように図6のヒューズラッチトリガ回路を改良し た例を示す回路図である。

【0077】図10のヒューズラッチトリガ回路は、図 6を参照して前述したヒューズラッチトリガ回路と比べ て、パワーオンリセット信号PONの入力側に入力制御回 路100が挿入されている点が異なり、その他は同じで あるので図6中と同一符号を付している。

【0078】入州制門回路100は、アリチャージ信号 PC旧を運転させる遅延回路101と、この遅延回路10 1から出力する遅延信号および前記アリチャージ信号的 Iが入力するノア回路102と、このノア回路102の 出力を反転させるインバータ四路103と、読み出し信 FREMを運産させる遅延回路104と、この変延回路10 04から出力する遅延信号および前記読み出し信号配向が入力するノア回路105と、このノア回路105の が入力するノア回路105と、このノア回路105の出力を反転させるインバーク回路106と、前記マッチ終 了信号記の、前記インバータ回路103の出力およびイ ンバータ回路106の出力が入力するノア回路107 と、このノア回路の出力を反転させるインバータ回路1 08と、このインバータ回路108の出力によりクロック制御され、パワーオンリセット信号ではが入力するクロックドインバータ回路109と、このクロックドインバータ回路109と、コのプロックドインバータ回路109の出力をラッチするように2個のインバータ回路の入出力が交差接続されてなるフリップフロップ回路110とを有する。

【0079】上記入力制制回路100の動作は、パワーオンリセット信号PDINが入力することによってアリチャン信号PDIN、読み出し信号READ、ラッチ条で信号EDIN のいずれかが"H"レベルになった時に、所定時間だけノア回路107の出力が"L"、インバータ回路108の出力が"H"、クロックドインバータ回路10810~イセーブル状態になるので、前記所定時間だけパワーオンリセット信号PDINの入力を受け付けなくなる(入力を切り離す)、

【0080】 即ち、図10のヒューズラッチトリガ同路においては、図6を参照して前途したヒューズラッチトリガ同路のプレフオンリセット信号PDNの入力側に入力側側回路10が挿入付加されている。これにより、パワーオンリセット信号PDNが一旦立ち下がる。それをトリッチをブ信号PDNが一旦立ち下がる。それをトリッチ核ブ信号PDNがイボーボーレベルになった時にパワーオンリセット信号PDNの入力を受け付けないように動作する。

【0081】従って、前記プリチャージ信号PCHG、読み 出し信号ERAD、ラッチ終了信号ENDに基づいてヒューズ 制御回路32iでデータ読み出し・ラッチ動作の制御を 行っている時には、パワーオンリセット信号PON にノイ ズが乗った場合でも影響を受けない。

【0082】換言すれば、電源投入時にパワーオンリセット信号FONが一旦立ち上がってから立ち下がった後は、パワーオンリセット信号FONがどんな数になろうとも (パルス状のノイズが乗った場合でも)、ヒューズデータのラッチ動作が終了するまではパワーオンリセット信号FON の影響を受けずに正常にラッチ動作を行うことが可能ななる。

【0083】なお、前記入力制御回路100の他の例と して、入力信号の立ち上がりあるいは立ち下がりをトリ がとして一定幅のパルス信号を発生させ、一定時間だけ 入力信号の受け付けを禁止するように構成されたパルス 発生回路を用いることによって、パワーオンリセット信 号行N にノイズが乗った場合でも影響を受けないように することができる。

【0084】図11は、入力信号の立ち上がりあるいは 立ち下がりをトリガとして一定幅のパルス信号を発生さ せ、一定時間だけ入力信号の受け付けを禁止するパルス 発生同路の一例を示す。

【0085】図11において、入力信号IN1 はインバー

タ回路121により反転され、二入力のノア回路122 の一方の入力ノードに入力する。このノア回路122の 出力は、インバータ回路123および124を経て二入 カのノア回路125の一方の入力ノードに入力し、この グア回路125の出力は帰還して前記ノア回路122の 他方の入力ノードに入力する。前記インバータ回路の出 カ123は遅延回路126に入力し、この遅延回路12 6の出力は前記ノア回路125の他方の入力ノードに入 力する、さお、前記インバータ回路124の出力は前記 遅延回路126に活性化制的信号として入力する。そし て、前記ノア回路125の出力は二段のインバータ回路 127、128を経て出力信号のUTLとなる。

【0086] 図12は、図11のパルス発生開降の動作例1として、入力ノードに1発のパルス信号が入力した場合の主要ノードの電位を示すタイミング波形型である。初期状態では、入力信号 INIが"L"レベルであり、出力信号のINIが"H"レベルであり、出力信号のINIが"H"レベルであるとする。この状態で入力信号 INIが"H"レベルに立ち上がると、遅延回路126の内部ノードN15、N16は対応して"H"レベル、"L"レベルで初期化される、

【0087】 次に、入力信号 NII が"L"レベルに立ち 下がると、 運転回路 126の動作制御用の PM の Sトラ ンジスタ TP I、NM の Sトランジスタ TN I がそれぞ れオフ状態になり、 遅延回路 126 は活性化される。そ の時、 インバータ回路 124 の出力ノードNI4、 遅延回 路 126 の出力ノードNI8 がそれぞれ"L"レベルにな るので、 ノブ回路 125 の出力ノードNI9 は"H"レベ ルになる。これにより、ノブ回路 122 の出力ノードNI 2 は、入力信号の論理レベルに関係なく"L"レベルに 固定される。

【0088】 従って、前記基延回路 12 6の内部ノード 15、NI6 が対応して"L"レベル、"H"レベルに戻 り、遅延回路 126の出力ノードNI8 が"H"レベルに なるまでは、ノア回路 125の出力ノードNI9 は"H" レベルに固定されるので、選延回路 126の運転時間 はたわたって出力信号のITは"H"レベルになる。 【0089】図13は、図11のバルス発生回路の動作 例2として、スカノードに2多かのゾルス信券が建修して

入力した場合の主要ノードの電位を示すタイミング波形

図である。

【0090】図13の波形図から分かるように、1発目のパレス信号が入力することによりノア回路125の出カノードN9が"H"レベルになった後、ノア回路125の出カノードN9が"L"レベルに戻る前に2発目のパレス信号が入力されても、この2発目のパレス信号の入りたを好付けない。

【0091】ところで、前記入力信号IMI が電源投入時のパワーオンリセット信号PON である場合には、図11中の第2のノア回路125の出力ノードN19 が電源投入

時の初期状態から"L"レベルになっている必要があ る。即ち、前記ノア回路125の出力ノードN19の初期 状態態"用"レベルであったとすると、このフプ回路1 25の出力ノードN19が"L"レベルに戻る前にパワー オンリセット信号PONが立ち下っていると、図11のパ ルス発生回路はパルス状の出力信号OUT1を発生すること なく動作を挟るおそれがある。

【0092】図14は、図11のパルス発生回路の変形例として、入力信号形成がヤマーオンリセット信号である場合に対応した回路構成を示す。図14に示すがルス発生回路は、ノア回路125の出力ノードN9を終った。 ファロットでは、大時の前期が聴から "L"レベルになるように、(1)ア回路125の出力ノードN9を増かった。 (2) 運延回路126の内部ノードN9では、(2) 運延回路126の内部ノードN9では、(2) 運延回路126の内部メードドの間に抵抗素子R2、運延回路126の出力ノードN1をとでイントとの間に抵抗素子R2、運延回路126の出力ノードN1を移せった。

しての近くかの人工に向ない。大学なら、 100931また、図14に示すバルス発生回路は、人 力信号印2にグリッチ状のパルス信号が含まれた場合 に、それが出り振号の12に伝わることを防止するため に、3)インパータ回路127の回路関値よりも第1 のノア回路122の回路関値の方が低く設定されている 流、(4)インパータ回路128の出力ノーと接地ノ ードとの間にフィルタ用のキャパシタC4が付加接続さ れるとともに前記インバータ回路128の出力川側に二段 のインバータ回路129、130が付加接続されている 点が図11を参照して前述したパルス発生回路と比べて 異なる。

[0094]

【発明の効果】上述したように本発明の半導体記憶装置によれば、機能制御データ記憶用のヒューズ素子として 臣FRのMモルを使用する際に、記憶データを読み出 すための電圧がヒューズ素デ用ROMセルのドレインに 印加され続けることを防止し、その電気的特性の経時変 化(浮遊ゲートの電荷量の変化)を防止し、使用開始の 初期と比べて記憶データが変化しない制即することができ、 性能、信頼性を向上させることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係るフラッシュE EPROMの全体構成を開始的に示すプロック回路図。 【図2】図1中のヒューズデータの読み出し回路を示す プロック図。

【図3】図2の回路の電源投入時におけるヒューズデータの読み出し・ラッチ制御動作の一例に係る主要信号のタイミングを示す波形図。

【図4】図2の回路のヒューズデータの書込み、消去後 におけるヒューズデータの読み出し・ラッチ制御動作の 一例に係る主要信号のタイミングを示す波形図。 【図5】図2中のヒューズ選択回路の一例を示す回路 図。

【図6】図2中のヒューズラッチトリガ回路の一例を示 す回路図。

9 回路区。 【図7】図2中のヒューズ制御回路の一例を示す回路

図。
【図8】図2中のヒューズ回路の一例を示す回路図。
【図9】図2中のヒューズ回路の一例を示す回路図。
【図9】図2の回路において電源投入時にパワーオンリセット信号PNN が一旦立ち上がってから低下した後にパレス状のノイズが乗った場合のヒューズデータの読み出し・ラッチ制御動作の一概を示すタイミング変形図。

【図10】図6のヒューズラッチトリガ回路を改良した例を示す回路図。

【図11】図10のヒューズラッチトリガ回路中の入力 制御回路に代えて使用可能なパルス発生回路の一例を示 す回路図。

【図12】図11のパルス発生回路の動作例1を示すタ

イミング波形図.

【図13】図11のパルス発生回路の動作例2を示すタイミング波形図。

【図14】図11の回路の変形例として入力信号がパワーオンリセット信号である場合に対応したパルス発生回路を示す回路図。

【符号の説明】

30…ヒューズデータ読み出し回路。

30a…ヒューズ素子用セルトランジスタ群.

30 b …シーケンス制御回路、

31 i…ヒューズ回路、

321…ヒューズ制御回路、


33…ヒューズ選択回路、

34…パワーオンリセット回路、


35…ベリファイ回路、


36…ヒューズラッチトリガ回路。


【図1】



[[3]8]]







【図6】

